Université Grenoble Alpes seli sigurnost chipleta u samo pakiranje
Chiplet pakiranje kao nova sigurnosna površina.📷 AI-generated image / TECH&SPACE
- ★Rad se fokusira na bočne napade u 2.5D i 3D integriranim sustavima temeljenima na chipletima.
- ★Chiplet arhitekture donose modularnost, bolji prinos i performanse, ali šire sigurnosnu površinu pakiranja.
- ★Rizik je posebno važan za AI, računalne i IoT dobavne lance koji ubrzano prelaze na heterogenu integraciju.
Istraživači s Université Grenoble Alpes, CNRS-a i Grenoble INP-a objavili su rad pod naslovom “Spying Across Chiplets: Side-Channel Attacks in 2.5/3D Integrated Systems”, na koji je upozorio Semiconductor Engineering. Tema je precizna i neugodna: arhitekture koje industrija gura kao odgovor na granice monolitnog skaliranja otvaraju i nove bočne kanale za napad.
Chipleti su privlačni jer omogućuju slaganje složenih heterogenih sustava iz više specijaliziranih dijelova. Umjesto jednog velikog monolitnog čipa, proizvođač može kombinirati računalne jezgre, memorijske blokove, akceleratore i I/O logiku kroz napredno 2.5D ili 3D pakiranje. To pomaže modularnosti, prinosu i performansama. No upravo ta blizina, zajednička infrastruktura i gusto povezivanje stvaraju novu vrstu sigurnosne brige: što jedan chiplet može zaključiti o drugome promatrajući nuspojave rada sustava?
Bočni kanal nije klasičan proboj kroz lozinku ili ranjiv API. To je napad koji koristi mjerljive tragove rada: potrošnju energije, vremensko ponašanje, elektromagnetske ili druge fizičke i arhitekturne posljedice. U tradicionalnom čipu ti su rizici već poznati. U naprednom pakiranju problem dobiva novu geometriju, jer se različiti chipleti nalaze vrlo blizu, dijele dijelove sustavnog okruženja i komuniciraju velikom brzinom.
Rad istraživača iz Grenoblea upozorava da 2.5D i 3D integrirani sustavi ne donose samo modularnost i performanse, nego i nove putove za špijuniranje između chipleta.
Mjerenje bočnih tragova između blisko povezanih komponenti.📷 AI-generated image / TECH&SPACE
Zato je ova vrsta istraživanja važna baš sada. Industrija ne prelazi na chiplete zbog akademske elegancije, nego zato što joj trebaju veći sustavi, fleksibilniji dizajn i bolja ekonomika proizvodnje. AI akceleratori, poslužiteljski procesori, komunikacijski čipovi i ugrađeni sustavi sve češće ovise o heterogenoj integraciji. Ako sigurnosni model ostane na razini “svaki blok je zasebno provjeren”, pakiranje postaje prostor u kojem se greške mogu sakriti između granica vlasništva, dobavljača i IP jezgri.
Posebno je osjetljivo pitanje dobavnog lanca. Chiplet arhitektura potiče sastavljanje sustava iz različitih izvora. To je poslovno korisno, ali sigurnosno zahtijeva jasnija pravila: tko jamči da jedan blok ne može promatrati drugi, kako se provjerava izolacija i što se događa kada se komponente različitih proizvođača susretnu u istom 2.5D ili 3D pakiranju?
Rad iz Grenoblea ne znači da su svi chiplet sustavi odjednom nesigurni. Znači nešto korisnije: sigurnosna analiza mora se pomaknuti iznad razine pojedinačnog čipa i ući u samo pakiranje. Ako chipleti postaju osnovni građevni format naprednog računalstva, onda i obrana mora biti projektirana na toj razini, od fizičkog rasporeda i sabirnica do testiranja, verifikacije i ugovornih granica između partnera. U suprotnom, sljedeća generacija performansi mogla bi stići s vrlo starim problemom: podacima koji cure kroz ponašanje hardvera.
